Rastergraf Eclipse3 Series Instrukcja Użytkownika Strona 62

  • Pobierz
  • Dodaj do moich podręczników
  • Drukuj
Przeglądanie stron 61
Rastergraf
3-4 Programming On-board Devices
Block Diagram
Borealis is partitioned into the following functional sections:
Host Bus Interface
Aperture Controller
Drawing Engine
CRT Controller
Memory Controller
Internal VGA
Internal RAMDAC
Figure 3-1 Borealis Block Diagram
Host Bus
Interface
CRT
Controller
Memory
Controller
PXD[127:0]
CJ[15:0]
BLANK
HSYNC
AD[31:0] CAS
HBCLK
RST
CNTRL[6:0]
ADR[11:0]
WE
VSYNC
CRTclk
DQM[15:0]
SF
MCLK
Display
List
Processor
Linear
Controller
BE[3:0]
CS[0,2]
Internal
RAMDAC
Windows
RAS
PD[7:0]
PA[7:0]
DDC, DDA
RED
GREEN
BLUE
Engine
Drawing
2D/3D
VGA
Przeglądanie stron 61
1 2 ... 57 58 59 60 61 62 63 64 65 66 67 ... 84 85

Komentarze do niniejszej Instrukcji

Brak uwag